

晶片多面視覺檢測系統開發

A Machine Vision System Development for Inspecting Defects on Multi-Surfaces of Chips

陳銘福、陳志文、周志忠、陳志彥

Ming-Fu Chen, Chih-Wen Chen, Chih-Chung Chou, Chih-Yen Chen

對於厚度較薄之具有雙面電路的晶片 ($< 100 \mu\text{m}$) 而言，因製程限制與應用需求，切割製程的技術成為影響超薄晶片切割品質的關鍵因素，國內僅有少數技術領先的半導體廠商具備此技術。切割後的晶片之側面、背面與正面會因切割刀具、切割方法及晶圓膠膜材料等因素而影響晶片的品質，在晶片切割面的崩缺與殘膠及正面與背面的污染微粒等瑕疵而影響產品的生產良率。因此，必須檢測每顆晶片的多個面來確保產品的品質，及回饋產線晶片製造的品質狀況，以利於晶片品質的控管及進行製程的調整。晶片多面視覺檢測系統為因應半導體廠的封裝製程之檢測需求，期在進行封裝程序之前即儘早的先將不合格晶片加以篩檢剔除，故而設計於切割完成的晶圓進行晶片挑揀的過程中，以高解析光學取像裝置擷取每顆晶片多個面的原始影像，並以影像處理與瑕疵檢測方法及其軟體完成每顆晶片的即時品質篩檢與分類。本文提出的晶片多面視覺檢測系統，係採取以多組取放頭吸住多顆晶片進行同步移動的取像架構，分別對不同晶片的正面、背面及四個側面進行同步取像與即時檢測。因晶片的正面與背面之影像具有較大的資料量，檢測所需的解算時間較長，故其取像位置設於第一與第二取像站位，以利於系統可在每顆晶片完成最後一個側面的取像與檢測之後，即時完成每顆晶片的品質判定，系統具有高效能的即時檢測之特點與優勢。所開發的光學檢測系統具有大 FOV 與高空間解析度的運用特色，受檢晶片之最大尺寸可達 $7.2 \times 6.8 \text{ mm}$ ，瑕疵檢測之檢錯率可小於 5%、尺寸精度可在 1 像元 (pixel) 內。開發完成之晶片多面視覺檢測系統已運用於相關半導體產業，可在晶片從切割完成的晶圓進行挑揀的過程，完成多個面的影像擷取與瑕疵檢測，以利於晶片的品質追蹤，及可降低後續人工篩檢的時間與成本，以提高封裝製程之效能。

For the thinner chips ($< 100 \mu\text{m}$) with circuit design both on their front and back sides, the techniques of cutting then become the critical factor of cutting quality for these thin chips due to limitation of manufacturing processes and application requirements. But only few semiconductor companies with advantaged technologies own these cutting technologies. Defects of chipping and glue could exist on chip surfaces of front, back and edge sides after cutting induced by cutting tools and methods, and film material of wafer. These defects might impact quality and yield rate of chip production. Therefore, multiple surfaces of chips have to be inspected to ensure their quality of production lines, and then feedback the chip quality information for improving the manufacturing processes as well. To satisfy the inspection requirements of screening out the unqualified chips during the sorting process, an AOI system is designed and implemented by multiple optical imaging devices with high spatial resolution for image acquisition and defects detection for multiple surfaces of each chip. And chips are re-allocated on target wafer (GO) or put in tray (NG) in real-time for classification. Here we proposed an acquisition architecture with multiple pick and place heads for sucking these inspected chips moved synchronously to acquire the images on front, back and

4 edge surfaces for different chips at their corresponding stations, and then inspect their defects. The computing loading of defect inspection for front and back sides of chips is larger than 4 edge sides. So the imaging sequence for these 2 sides of chips is allocated at the first and second stations respectively, and then 4 edge sides of chips. Thus system can accomplish the inspection for all surfaces of each chip and real-time determine the quality of chips before put onto target wafer. Developed inspection system has features and advantages of real-time inspection with high throughput during chip sorting process, and easily adjustment and calibration for all optical imaging devices to inspect different types of chips. Developed AOI system has characteristics of large FOV and high spatial resolution for applications. The size of inspected chips can be 7.2×6.8 mm maximally. The overkilled rate of inspection can be smaller than 5%, and the accuracy of inspected defect size can be within 1.0 pixel. The sorter integrated with developed AOI system has been sold to semiconductor manufacturers, and applied for real-time inspection and quality assurance and tracing of chips. Moreover, the time and cost for manual inspection can be reduced substantially, and the efficiency of packaging can be improved as well.

一、前言

因製程技術與應用上的需要，某些具有雙面電路的晶片，例如 3DIC，其晶片厚度較薄 ($< 100 \mu\text{m}$)，切割製程成為此超薄晶片的雙面切割品質的關鍵，國內目前僅有少數幾家技術領先的半導體廠商具備此項技術。影響切割品質的因素可包括晶圓膠膜材料、切割刀具及切割方法等，切割後的晶片之正面、背面與側面，都可能因崩缺與殘膠等瑕疵而影響晶片的良率。因切割品質較難以完全掌控，因此為確保出廠晶片的品質而必需檢查每顆晶片的多個面，除了可篩除不合格品之外，亦可回饋產線晶片的品質狀況，以利於儘早調整製程來提昇

晶片製造的良率與品質。故而依此檢測需求而採取在切割完成的晶圓進行晶片挑揀 (chip sorting) 的過程中，以光學取像系統擷取晶片六個面的高解析原始影像，並以影像處理與瑕疵檢測方法，近即時的完成晶片六個面的瑕疵檢測。

目前晶片多面檢測技術的應用與專利，主要是以 US7283253 B2 專利⁽¹⁾ 來衍生，其利用一複雜的多光機取像架構，同時進行晶片五個面的取像與檢測的型式 (參見圖 1)，使用起來似乎頗為簡便，但因應實際的檢測時，即會發現會因不同的取像需求與凸顯影像中檢測特徵而產生頗多的限制，且於實際操作時，晶片必須伸入多光機取像架構的取像空間內，而造成系統的取像檢測與生產之效能大為降




圖 1. 晶片五面同時取像之光機架構示意圖。




圖 2. 晶片多面視覺檢測系統之操作場景與系統架構。

低的問題。

因此大部份的專利與應用，主要為擷取其部份的精神來衍生其使用，如將其五面檢測的功能，分為晶片背面光機取像模組及兩個雙側面的光機取像模組，形成一環形多頭取放機構組成的三個檢測站位來完成五個面的取像與檢測，但每組雙側面的取像仍需要一組機構來執行晶片下探動作進入光機取像模組架構的取像空間內，故而仍存在著效率不佳的問題。

本文所提之晶片多面視覺檢測系統係採取以多組取放頭 (pick & place head, PP Head) 分別吸住多顆不同的待測晶片，以同步移動方式的取像架構，分別對晶片的正面 (front side)、背面 (back side) 與四個側面 (edge side) 進行同步取像及瑕疵檢測。需較多檢測解算時間的晶片正面與背面之取像，則設置於第一與第二個取像站位，使系統可在每顆晶片完成最後一個側面的取像與檢測之後，即時完成晶片的品質判定，使得系統具有即時檢測與高產能的特色。本檢測系統可運用於 3D IC 相關半導體產業，晶片可在進行挑揀的過程中，完成多個面的影像擷取與瑕疵檢測，以利於後續的封裝製程與品質追蹤。

二、檢測系統之操作場景與架構及設計分析

晶片多面視覺檢測系統為運用多 (六) 組高解析光學取像裝置、視覺檢測演算法與軟體及系統整合等軟硬體架構與技術，開發具有高檢測精度與效能之晶片自動光學檢測系統。為正確而完整的規範光學檢測系統的架構與介面及需求規格，必須先確認系統的操作場景及其外部系統與介面 (external interfaces)，此晶片多面視覺檢測系統之操作場景與架構如圖 2 所示。

系統設計採取多組取放頭分別吸住不同晶片，以同步移動方式的取像架構，分別對不同晶片的正面、背面與四個側面進行同步取像與瑕疵檢測；每顆晶片就取像位置後，設備機台控制系統立即依照取像時序，對每組光學取像裝置發出取像觸發 (acquisition trigger) 訊號，光學取像裝置即進行原始影像的擷取與儲存，接著晶片各面的檢測軟體模組立即以原始影像進行晶片影像前處理及瑕疵檢測；晶片依序在不同取像站位完成六個面的全部檢測之後，將檢測結果 (GO/NG & Related info) 儲存並傳送至封裝設備機台控制系統，控制系統即依據

檢測結果，將晶片良品 (GO) 精確的黏貼到目標晶圓上 (target wafer)，晶片不良品 (NG) 則置放於晶片匣盤 (tray) 內。

1. 系統需求規格分析

考量使用者需求及系統檢測效能、可用資源及建置成本等因素，晶片多面視覺檢測系統之需求規格，及其光機取像裝置之設計分析簡述如下：

(1) 檢測之標的與瑕疵：

- 晶片正面視覺檢測：檢測之瑕疵包含晶片正面之殘膠或污染物、邊緣崩缺等之尺寸大於篩檢標準者。
- 晶片背面視覺檢測：檢測之瑕疵包含晶片背面之殘膠或污染物、邊緣崩缺等之尺寸大於篩檢標準者。
- 晶片側面視覺檢測：檢測之瑕疵含晶片側面之殘膠或崩缺的尺寸大於篩檢標準者。

(2) 光機取像模組：

- 晶片正面取像光機模組：影像物空間解析度 $\leq 1.57 \mu\text{m}/\text{pixel}$ ；可檢測之最大晶片尺寸須符合 $7.2 \times 6.8 \text{ mm}$ 。
- 晶片背面取像光機模組：影像物空間解析度 $\leq 3 \mu\text{m}/\text{pixel}$ ；可檢測之最大晶片尺寸須符合 $7.2 \times 7.2 \text{ mm}$ 。
- 晶片側面取像光機模組：影像物空間解析度 $\leq 3.45 \mu\text{m}/\text{pixel}$ ；可檢測之最大晶片側面長度須符合 7.2 mm 。

(3) 瑕疵篩檢標準與檢測正確性：

- 晶片正面瑕疵：尺寸 $> 8 \times 8 \mu\text{m}$ 之殘膠或污染物；從晶背邊緣起算，崩缺深度 $> 21 \mu\text{m}$ 且寬度 $> 21 \mu\text{m}$ 之瑕疵；晶片正面瑕疵之檢錯率須 $\leq 5\%$ 。
- 晶片背面瑕疵：尺寸 $> 10 \times 10 \mu\text{m}$ 之殘膠或污染物；從晶背邊緣起算，崩缺深度 $> 21 \mu\text{m}$ 且寬度 $> 21 \mu\text{m}$ 之瑕疵；晶片背面瑕疵之檢錯率須 $\leq 10\%$ 。
- 晶片側面瑕疵：尺寸 $> 10 \times 10 \mu\text{m}$ 之殘膠或崩缺；晶片側面瑕疵之檢錯率須 $\leq 5\%$ 。

2. 系統設計與分析

依系統需求規格與設計分析結果，以系統功能及外部與內部介面 (internal interfaces) 需求來區分，晶片多面視覺檢測系統的主要構成裝置與模組包含：晶片正面高解析光學取像裝置一組、晶片背面高解析光學取像裝置一組、晶片側面高解析光學取像裝置四組及瑕疵檢測軟體等。瑕疵檢測軟體包含晶片影像擷取與儲存、影像前處理與晶片區域影像萃取及瑕疵偵測與解算軟體模組等，茲將各裝置或模組之功能與組件簡述如下：

- (1) 晶片正面光學取像裝置：功能為取得高解析晶片正面影像，採同軸光源與側向環形光源的雙照明架構設計，以獲取晶片的正面原始影像。主要構成組件為解析度至少為 29M 的相機、高解析光學鏡頭、Camera Link 影像擷取卡、高角環形光源與同軸光源等，具有 $1.57 \mu\text{m}/\text{pixel}$ 之影像空間解析度。
- (2) 晶片背面光學取像裝置：功能為取得高解析晶片背面影像，採側向環形光源的照明方式，以獲得晶片背面的暗場 (dark field) 原始影像。主要構成組件為解析度至少為 16M 的相機、極低幾何形變的可變倍率之高解析光學鏡頭、CL 影像擷取卡、高角環形光源等，影像之空間解析度為 $3 \mu\text{m}/\text{pixel}$ 。
- (3) 晶片側面光學取像裝置：功能為在適當照明條件下取得高解析的晶片四個側面的影像，照明兼採同軸照明及側向環形光照明方式，以獲得晶片側面的檢測影像。主要組件為解析度為 5M 相機、高解析光學鏡頭、同軸照明光源與高角環形光源等，影像之空間解析度為 $3.45 \mu\text{m}/\text{pixel}$ 。
- (4) 晶片正面檢測軟體模組：從晶片正面取像裝置取得高解析影像加以儲存，同時檢測軟體模組也立即進行影像處理及污染物或殘膠與邊緣崩缺等瑕疵的檢測，對於尺寸超過篩檢標準的瑕疵，則產生正面檢測結果訊息作為後續的晶片分類與置放依據。
- (5) 晶片背面檢測軟體模組：取得高解析晶背暗場影像並加以儲存之後，檢測軟體模組亦立即進行影像處理及殘膠或污染物與邊緣崩缺等瑕疵




圖 3. 晶片多面視覺檢測系統之功能方塊與介面。

的檢測，瑕疵尺寸超過篩檢標準者，即產生檢測結果訊息，以進行後續的晶片分類與置放。

- (6) 晶片側面檢測軟體模組：依序取得每一晶片的高解析晶片側面影像後，檢測軟體模組立即進行影像處理與崩缺或殘膠等瑕疵之檢測，尺寸超過篩檢標準之瑕疵則產生檢測結果訊息，以進行晶片的分類與置放。
- (7) 系統操作管理軟體模組：主要功能為提供檢測系統的操作與管理功能，及圖形化使用介面 (GUI)，以利於檢測系統之操作員 (OP) 進行系統操作與管理及監控，以及異常狀況之處理等。

圖 3 為晶片多面視覺檢測系統之功能方塊與介面示意圖，系統採用 64 位元的工業級電腦，以作為執行晶片影像擷取、影像前處理、瑕疵檢測、資料儲存、資料傳輸，及通信與控制等之硬體平台。另外，全系統之光機電整合測試則包含多組光學取像裝置之調校與取像測試及與揀晶機台之整合測試、光學取像裝置與檢測軟體之整合測試、檢測軟體與揀晶機台之整合測試等。

2.1 光機取像裝置之設計與製作

檢測系統之光學取像裝置之鏡頭與相機均以市

售的架上 (COTS) 產品為選用標的，主要的考量因素為關鍵組件須具備有：可靠的性能與品質、選擇彈性、來源穩定，及若有更佳性能的鏡頭或相機出廠時，可藉由更換模組及調整軟體參數的方式來提昇檢測系統的性能。依據光機取像裝置的設計分析結果，及晶片之正面、背面與側面的取像涵蓋範圍與影像空間解析度需求不同，經查詢與評估現有市售的合於規格與性能需求之關鍵組件，可得到符合需求之三種型式的高解析光學取像裝置，其相關模組的性能規格說明及完成製作之實體圖分述如下：

(1) 晶片正面光學取像裝置：

- 物空間解析度：1.57 $\mu\text{m}/\text{pixel}$ ，取像範圍 (field of view, FOV) 約 7.2 \times 6.8 mm。
- 相機⁽²⁾：感測器尺寸 5.5 $\mu\text{m}/\text{CCD}$ ，像素數為 29M，Camera Link 資料傳輸介面。
- 鏡頭：放大倍率 3.5x，解析度優於 1.5 μm ；外同軸光源與側向環型光源之照明架構設計，及高資料擷取率之 EureSys 影像卡⁽³⁾。

(2) 晶片背面光學取像裝置：

- 物空間解析度：3 $\mu\text{m}/\text{pixel}$ ，取像 FOV 約 15 \times 15 mm。
- 相機⁽⁴⁾：感測器尺寸 4.5 $\mu\text{m}/\text{CCD}$ ，像素數為 25M，Camera Link 資料傳輸介面。

- 鏡頭⁽⁵⁾：放大倍率 0.5x–2.0x，解析度 3 μm ，可調光圈機構；外同軸光源與側向高角環型光源之照明架構設計，及高資料擷取率之 EureSys 影像卡。

(3) 晶片側面光學取像裝置：

- 物空間解析度：3.45 $\mu\text{m}/\text{pixel}$ ，取像 FOV 約 7.3 \times 6.0 mm。
- 相機：感測器尺寸 3.45 μm ，像素數 5M，GigE 資料傳輸介面，Frame rate \geq 5 FPS。
- 鏡頭：放大倍率 1x，解析度約 3.5 μm ，具備內同軸照明光學模組。

2.2 晶片瑕疵檢測的方法

依照取得的晶片原始影像之特性，完成影像前處理與晶片區域影像萃取之後，即可進行晶片多個面的瑕疵檢測；茲將晶片多面瑕疵檢測的方法與流程分述如下：

(1) 晶片正面瑕疵檢測

晶片正面檢測之方法與流程如圖 4，光學取像裝置取得晶片正面原始影像之後，即將晶片區域影像加以萃取切割出來，然後與檢測樣板進行影像對位校準之程序，並以影像相減方法得到差異影像，再解算差異影像中的污染物、殘膠或崩缺等瑕疵之



圖 4. 製作完成之晶片正面光學取像裝置實體圖。



圖 5. 製作完成之晶片背面光學取像裝置實體圖。



圖 6. 製作完成之晶片側面光學取像裝置實體圖。




圖 7. 晶片正面瑕疵檢測流程示意圖。

尺寸，最後將尺寸大於篩檢標準之瑕疵加以標示及輸出檢測結果。

檢測樣板影像模型之建立，為利用門檻值區分前景 (foreground) 和背景 (background)，及考量照明光線變動與雜訊的影響，採用高斯混合模型 (Gaussian Mixture Model) 來描述每個像素的模型，並採以期望值最大化的 EM 演算法來判斷像素值跟模型的差異或相似度，亦即使用者依其變異數來判斷是否為非背景⁽⁶⁻⁹⁾。檢測樣板影像模型的產生則是依無瑕疵的多幅影像取樣方式來獲得，實際執行檢測時所拍攝的大量影像，亦可取出無瑕疵的晶片影像來更新檢測樣板影像模型；決定多少幅影像來訓練樣板影像模型的參數，則可依檢測取像的環境變易狀況來測試與決定，只要訓練的樣本足夠，即可以利用此模型來更準確地判斷晶片的瑕疵；一般而言，晶片檢測的取像照明環境是被嚴格的控制的，故其晶片影像的光影變動與雜訊是頗低的。

(2) 晶片背面瑕疵檢測

晶背檢測是以光學取像裝置所取得之暗場影像進行晶片區影像的萃取與切割，並以可調適閾值方法來適切的強化影像對比度，使得瑕疵能清楚的顯

現，再進行影像灰階的反轉換處理，及利用搜尋 Blob/Contour 方法來檢出晶背的污染物、殘膠或崩缺等瑕疵，並標示出尺寸大於篩檢標準之瑕疵及輸出檢測結果，檢測之方法與流程如圖 8 所示。

(3) 晶片側面瑕疵檢測

圖 9 為晶片側面瑕疵檢測之方法與流程，側面光學取像裝置取得晶片側面影像之後，先找到具有高亮度的晶片區域影像及解算得到晶片區影像參數，再將晶片範圍加以精確切割，並以邊緣 (canny) 偵測法標出晶片邊緣及無缺裂之晶片邊界線，及利用搜尋 Blob/Contour 方法檢出晶片側邊的殘膠或崩缺等瑕疵⁽¹⁰⁻¹²⁾，再將尺寸大於篩檢標準之瑕疵加以標出及輸出檢測結果。

三、視覺檢測系統整合與測試

(1) 每套視覺檢測系統結合至揀晶機台之主要設備項目包含六組光機取像裝置、工業電腦 (IPC) 與相關介面卡等硬體及檢測軟體；檢測系統配合揀晶機的自動化取像機構與控制系統可對多片的受檢晶片的六個面依序進行同步取像及其




圖 8. 晶片背面瑕疵檢測流程示意圖。




圖 9. 晶片側面瑕疵檢測流程示意圖。

瑕疵檢測，篩檢標準可由使用者依晶片特性參數加以設定。

- (2) 六組光機裝置安裝固定於揀晶機之預設機構位置，圖 10 與 11 中之虛線橢圓為晶片的正面與背面之光機取像裝置整合於高速揀晶機台之實體圖，其取像位置位於第一與第二取像站位，然後依序為四個晶片側面的取像站位。
- (3) 四組晶片側面取像光機裝置安裝整合於揀晶機台如圖 12 所示，每一組光機裝置對應一組取放頭所吸住的晶片其中一個側面，依序擷取不同

晶片的側面原始影像。

- (4) 軟體整合包含：配合揀晶機的取放頭之移動與位置控制，檢測電腦接獲像觸發信號之後，各組光學取像裝置立即進行原始影像的擷取，並儲存在影像擷取卡 (Camera Link 相機) 或檢測電腦 (GigE 相機) 的 RAM 中，然後儲存至硬碟中及由檢測軟體讀取進行即時的瑕疵檢測⁽¹³⁾。完成六面檢測的每片晶片，即可依結果 (GO/NG) 由揀晶機置放於目標晶圓與晶片匣盤。




圖 10. 晶片正面取像光機裝置安裝及整合於揀晶機台之實體圖。




圖 11. 晶片背面取像光機裝置安裝及整合於揀晶機台之實體圖。

四、結果與討論

1. 本文所提出的晶片多面瑕疵檢測系統主要包括一組晶片正面光機取像裝置、一組採暗場影像之晶背光機取像裝置、四組側面光機取像裝置及瑕疵檢測軟體；系統完成研發及與揀晶機系統整合測試之後，經初步測試的檢測正確率大於 95%，尚持續進行改進瑕疵檢測法以再提高檢測正確率。相較於其他的檢測系統，本文所提之晶片多面視覺檢測系統為採取以多組取放頭分別吸住不同晶片，以同步移動方式取像的架構，分別對晶片的多個面進行同步取像與瑕疵檢測。晶片正面與背面取像則設置於第一與第二取像站位，系統可連續完成每一晶片的即時品質檢測與判定，使系統具有高效能的即時檢測之特色與能力，以降低後續的封裝成本及利於製程品質的追蹤。
2. 晶片正面檢測結果之一例如圖 13 所表示，左圖為檢測樣板影像，右圖為受檢晶片影像，圖中之虛線圓圈內表示兩影像的差異(即檢出之瑕

- 疵)。晶片正面瑕疵尺寸之檢測誤差目前在 $3.1 \mu\text{m}$ (2 個像素) 內，此瑕疵尺寸精度尚有改善空間，其檢錯率小於 5%，符合正面檢測正確率 ($\leq 5\%$) 的需求規格。晶片尺寸在 $7.2 \times 6.8 \text{ mm}$ 以內的正面瑕疵之檢測時間小於 1.5 秒，晶片正面瑕疵之可滿足系統檢測之性能需求規格。
3. 以暗場影像為基礎之晶片背面的瑕疵檢測，檢測結果之一例如圖 14 所表示，其檢測結果與以光學顯微鏡 (optical microscopy, OM) 檢視結果之瑕疵尺寸 (圖 15) 相比較，其瑕疵尺寸之誤差在 $3 \mu\text{m}$ (1 個像素) 以內，其檢錯率小於 5%，符合背面檢測正確率 ($\leq 10\%$) 的需求規格。晶片尺寸在 $7.2 \times 6.8 \text{ mm}$ 以內的背面瑕疵之檢測時間小於 1.5 秒，亦可滿足系統檢測之性能需求規格。
4. 圖 16 與 17 分別為晶片側面之瑕疵檢測結果及以光學顯微鏡檢視之瑕疵尺寸之一例，從比對結果可知其瑕疵尺寸之誤差亦可在 $3.45 \mu\text{m}$ (1 個像素) 內。但尚無法分辨側面的瑕疵為殘膠或崩缺。另外，側面的切割痕亦會有造成誤檢的現




圖 12. 晶片側面(4)與背面之光機取像裝置安裝及整合於揀晶機台之實體圖。




圖 13. 基於晶片正面影像之瑕疵檢測成果圖。

象，故需以影像處理加以處理，以儘量避免誤檢。

5. 晶片側面檢測成果之另兩個例子如圖 18 所表示，圖中之瑕疵超過篩檢標準者以框線標示之。晶片側面的瑕疵尺寸(從晶片邊緣起算之深度)的檢測誤差可在 1 個像素之內，其檢錯率小於 5%，符合側面檢測正確率($\leq 5\%$)的需求規格。晶片長度不大於 7.2 mm 的瑕疵檢測時間可小於 100 ms，可滿足系統檢測之性能需求規

格。

6. 以 958 組的背面與側面影像進行檢測測試結果，其檢錯率均低於 5%；因殘膠與晶片邊緣崩缺在光學反應的特性上非常相近，晶片側面瑕疵檢測尚無法分辨其瑕疵為殘膠或崩缺。晶片背面檢測錯誤主要由兩種情況所導致：

(1) 晶片邊緣之崩缺為整片剝落，且其剝落區域表面較為平滑，因而使得採用暗場取像方式的晶背影像，在該瑕疵區域的散射光反射進




圖 14. 晶片背面影像及其檢測結果之瑕疵尺寸。




圖 15. 晶片背面以光學顯微鏡檢視之瑕疵尺寸。



圖 16. 晶片側面影像及其檢測結果瑕疵尺寸。



圖 17. 晶片側面之光學顯微鏡影像及瑕疵尺寸




圖 18. 基於晶片側面影像之瑕疵檢測成果圖。

入光機取像裝置內的量很少，而發生漏檢的情形。如圖 19 之晶片原始影像與光學顯微鏡影像之比較圖所示。

- (2) 在污染物或刮痕等瑕疵較細或輕微之處(如圖 20 中之紅圈內所示)，反應在影像上的特徵值較弱而可能產生瑕疵尺寸誤差與漏檢的情形。
7. 因殘膠與晶片邊緣崩缺在光學反應的特性上非常相近，未來改善的方式或可使用其他波段的光源或不同照明架構的多次取像方式，以期測試是否可加以分辨，但可能會衝擊全系統的檢測與產出效能。

參考文獻

1. Aldo salvi, La ChauX de FOndS, Optical Device and Inspection, Patent No.: US 7,283,235 B2 (2007)
2. SVS-VISTEK GmbH, Datasheet of SVCam-hr16050 camera (2012)
3. EureSys Corporation, Datasheet of EureSys Grablink Full frame grabber (2013)
4. DEC LINSEY System Co., VIS-1001-CM Specifications of VISAI High-Resolution Camera (2013)
5. Jos. Schneider Optische Werke GmbH, Datasheet of Schneider MRV 4.5/85 Lens (2007)
6. B. Srinivasa Reddy and B. N. Chatterji, An FFT-Based Technique for Translation, Rotation, and Scale-Invariant Image Registration, *IEEE Transactions on Image Processing*, **5** (8), 1266 (1996)




圖 19. 剝落區域之晶片原始影像 (左) 與 OM 影像 (右)。




圖 20. 污染物或刮痕較細或輕微處之瑕疵。

7. Chi-ho Chan and Grantham K. H. Pang, *IEEE Transactions*, **36**, 1267 (2000)
8. Z. Zivkovic, F. van der Heijden, Efficient Adaptive Density Estimation per Image Pixel for the Task of Background Subtraction, *Pattern Recognition Letters*, **27** (7), 773 (2006)
9. Z. Zivkovic, F. van der Heijden, Recursive unsupervised learning of finite mixture models, *IEEE Trans. on Pattern Analysis and Machine Intelligence*, **26** (5), 651(2004)
10. Gonzalez, R.C., and Woods, R.E., *Digital Image Processing*, Prentice-Hall, New Jersey (2002)
11. Heath, M., Sarkar, S., Sanocki, T. and Bowyer, K., *Computer Vision and Image Understanding*, **69** (1), 38 (1998)
12. Ming-Fu Chen, Chih-Chung Chou, Chun-Chien Lien, Rui-Cian Weng, Development of an AOI system for chips with a hole on backside based on a frame imager, 7th International Symposium on Precision Mechanical Measurements (ISPM), Xiamen, China, August 7-12 (2015)
13. Intel Corporation, Reference Manual of Open Source Computer Vision (opencv) Library, version 1.0 (2001)

誌謝

感謝科技部中部科學園區管理局及均華精密公司提供研發合作計畫經費，及共同為完成計畫努力的 ITRC 伙伴，在此致上衷心謝忱。



陳銘福先生為國立臺灣大學機械工程碩士，現任國家實驗研究院儀器科技研究中心副研究員／專案經理。

Ming-Fu Chen received his MS in the department of mechanical engineering from National Taiwan University. He is currently an associate researcher at Instrument Technology Research Center, National Applied Research Laboratories.



陳志文先生為國立中央大學機械工程碩士，現任國家實驗研究院儀器科技研究中心副研究員。

Chih-Wen Chen received his MS in the department of opto-electrical engineering from National Center University. He is currently an associate researcher at Instrument Technology Research Center, National Applied Research Laboratories.



周志忠先生為國立中興大學電機工程碩士，現任國家實驗研究院儀器科技研究中心助理研究員。

Chih-Chung Chou received his MS in the department of electrical engineering from National Chung-Hsing University. He is currently an assistant researcher at Instrument Technology Research Center, National Applied Research Laboratories.



陳志彥先生為陽明大學醫學工程研究所博士，現任國家實驗研究院儀器科技研究中心助理研究員。

Chih-Yen Chen received his Ph.D in the department of biomedical engineering from Yang-Ming University. He is currently an assistant researcher at Instrument Technology Research Center, National Applied Research Laboratories.